Das Fraunhofer AISEC untersucht gemeinsam mit Google und lowRISC® die Hardware-Sicherheit des OpenTitan-Chips (OpenTitan-Silicon-Root-of-Trust) und identifiziert zentrale Sicherheitslücken und Härtungsmaßnahmen.
Wie lässt sich Hardware vor Angriffen und Manipulation schützen? Im Interview mit der Forschungsfabrik Mikroelektronik (FMD) erläutert Dr. Matthias Hiller Bedrohungsszenarien, Vertrauensanker, Europas Herausforderungen bei sicherer Hardware und inwiefern das Fraunhofer AISEC zur Absicherung von Chiplets beiträgt.
Wie können wir Chips und Betriebssystemen vertrauen, die IoT-Geräte, die Industrie und die Cloud antreiben? In diesem Interview erklärt Michael Weiß, Cybersicherheitsforscher am Fraunhofer AISEC, wie GyroidOS, Secure System-on-Chip und offene Standards wie RISC-V überprüfbare und manipulationssichere Plattformen für die kritische Infrastruktur von morgen schaffen.
Die Studie des Fraunhofer AISEC zur Sicherheit kryptografischer Hardware-Implementierungen fokussiert Angriffe auf physische Hardware, wie Seitenkanalangriffe und Fehlerangriffe, sowie Maßnahmen zu deren Abwehr. Diese Schutzmechanismen können durch Optimierungen im Prozess des Chip-Designs potenziell Schaden nehmen. Die Untersuchung zeigt, dass Schutzmaßnahmen in komplexe Design-Abläufe integriert und bei der Hardware-Design-Synthese berücksichtigt werden sollten, um gegenüber Hardware-Angriffen resilient zu sein. Die Erkenntnisse nutzen Hardware-Designern bei der Entwicklung von robusten und sicheren Chips.