FPGA_prototype_platform_with_executable_GyriodOS_CybersecurityBlog_Fraunhofer_AISEC_Header

Secure System-on-Chip: Interview mit Dr. Michael Weiß zum Schutz von Betriebssystemen und Hardware

Wie können wir Chips und Betriebssystemen vertrauen, die IoT-Geräte, die Industrie und die Cloud antreiben? In diesem Interview erklärt Michael Weiß, Cybersicherheitsforscher am Fraunhofer AISEC, wie GyroidOS, Secure System-on-Chip und offene Standards wie RISC-V überprüfbare und manipulationssichere Plattformen für die kritische Infrastruktur von morgen schaffen.

Den vollständigen Blog-Beitrag finden Sie auf Englisch hier: 

»Secure System-On-Chip: Protecting Operating Systems and Hardware«

Most Popular

Nie einen Beitrag verpassen:

Bitte füllen Sie das Pflichtfeld aus.
Bitte füllen Sie das Pflichtfeld aus.
Bitte füllen Sie das Pflichtfeld aus.

* Pflichtfeld

* Pflichtfeld

Mit dem Ausfüllen des Formulars akzeptieren Sie unsere Datenschutzerklärung.

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert

Weitere Artikel

Fehlerangriffe auf die ECC-Signaturprüfung

Digitale Signaturen schützen Firmware-Images in eingebetteten Systemen und stellen beim Secure Boot sicher, dass nur authentische Software gestartet wird. Aufgrund ihrer hohen Leistung und ihres geringen Speicherbedarfs kommt dabei häufig Kryptografie mit elliptischen Kurven (ECC) zum Einsatz.
Die begrenzten Ressourcen und die physische Zugänglichkeit machen diese Geräte zu bevorzugten Zielen für Fehlerangriffe. Bisherige Arbeiten betrachteten vor allem Fehler während der Signaturerzeugung. Dieser Beitrag untersucht erstmals systematisch, wie sich Fehlerangriffe auf die Signaturverifizierung auswirken, wenn Angreifer gezielt präparierte Signaturen einsetzen.

Weiterlesen »
Visual of the Blog Post: How Secure Is Europe's Rail System? A Systematic Cybersecurity Risk Analysis of the ERTMS

Wie sicher ist Europas Bahn? Eine systematische Cybersecurity-Risikoanalyse des European Rail Traffic Management Systems (ERTMS)

Das European Rail Traffic Management System (ERTMS) soll Europas Bahnen interoperabel und sicher machen. Das seit 2002 verpflichtende System vereint standardisierte Signalisierung, Funkkommunikation und Zugsteuerung – doch wie gut ist es gegen Cyberangriffe geschützt? Mit MoRA, unserem modularen Risikobewertungsansatz, modellieren wir das ERTMS systematisch und bewerten Cybersicherheitsrisiken. Wir vergleichen aktuelle und zukünftige Konfigurationen, um jene Assets mit der größten Angriffsfläche zu identifizieren. Unsere Skizze des gesamten Systems, von GSM-R, Balisen, FRMCS, ETCS Levels, ATO bis zur Schlüsselverwaltung, liefert eine kompakte Vorschau auf Risikoprofile sowie Angriffsbaumszenarien und zeigt auf, welche praxisnahe Gegenmaßnahmen die Cybersecurity deutlich verbessern.

Weiterlesen »
WordPress Cookie Plugin von Real Cookie Banner