Den vollständigen Blog-Beitrag finden Sie auf Englisch hier:
»Towards Classical Software Verification using Quantum Computers«
Ansätze zur Verifikation klassischer Software mit Quantencomputern
In diesem Beitrag untersuchen wir die Möglichkeit, die formale Verifikation klassischer Programme mithilfe von Quantencomputern zu beschleunigen. Häufige Programmierfehler wie Nullzeiger-Dereferenzierung und Zugriffe außerhalb von Array-Grenzen gehören zu den Hauptursachen für Sicherheitslücken. Unser Ansatz besteht darin, aus Codeausschnitten eine SAT-Instanz (Satisfiability) zu generieren, die genau dann erfüllbar ist, wenn das unerwünschte Verhalten im Programm vorhanden ist. Diese Instanz wird anschließend in ein Optimierungsproblem überführt, das mithilfe quantenbasierter Algorithmen gelöst wird – was potenziell eine asymptotisch polynomielle Beschleunigung ermöglicht.
Weitere Artikel
Vom Warnsignal zur Werkbank: das PQC-Update 2026 zeigt, dass die Post-Quanten-Ära begonnen hat
Fraunhofer AISEC
8. Mai 2026
Als wir das PQC-Update 2026 eröffneten, stand eine Frage im Raum: Ist Post-Quanten-Kryptografie noch Zukunftsmusik – oder längst Alltag für Behörden, Industrie und Standards? Die Antworten unserer Vortragenden waren überraschend konkret: Niederländische Leitfäden, deutsche Ausweise mit PQC, neue Sicherheitschips, aktualisierte Internet-Standards, Roadmaps einer kritischen Infrastruktur und Werkzeuge, die schon heute Ihre Krypto-Altlasten sichtbar machen. Wer nur wissen will, ob man sich jetzt kümmern muss: Ja. Wer wissen will, wie, liest weiter.
Hardwaresicherheit in einer vernetzen Welt | Über Bedrohungsszenarien, Manipulationsschutz und die Bedeutung von Vertrauensankern
Tanja Sadler
28. April 2026
Wie können wir der Hardware vertrauen, die das Herzstück unserer vernetzten Welt bildet? In diesem Interview mit der Forschungsfabrik Mikroelektronik (FMD) erläutert Dr. Matthias Hiller, Leiter der Abteilung Hardware Security am Fraunhofer AISEC, welche Chancen und Herausforderungen im Design sicherer Hardware bestehen und wie sich Systeme wirksam vor Angriffen und Manipulation schützen lassen. Außerdem beleuchtet er die Bedeutung von Hardwaresicherheit für Europa und zeigt auf, welchen Beitrag das Fraunhofer AISEC im Rahmen der APECS-Pilotlinie zur Absicherung von Chiplets liefert.
Secure System-on-Chip: Interview mit Dr. Michael Weiß zum Schutz von Betriebssystemen und Hardware
Michael Weiß
12. März 2026
Wie können wir Chips und Betriebssystemen vertrauen, die IoT-Geräte, die Industrie und die Cloud antreiben? In diesem Interview erklärt Michael Weiß, Cybersicherheitsforscher am Fraunhofer AISEC, wie GyroidOS, Secure System-on-Chip und offene Standards wie RISC-V überprüfbare und manipulationssichere Plattformen für die kritische Infrastruktur von morgen schaffen.